乾瞻科技（股票代碼 7898）業務明確收斂成兩條主軸：第一條是 UCIe IP，負責晶片與晶片之間的高速互連；第二條是 ONFI IP，負責晶片與 NAND Flash 之間的高速互連。乾瞻的投資主軸不是傳統 IC 設計服務，也不是一般成熟製程 IP，而是卡位 AI 資料中心、Chiplets、小晶片互連、SSD Controller 高速記憶體介面 的半導體矽智財公司。乾瞻早在 2021 年左右就與美國晶片開發公司合作，是早期就投入 UCIe（Universal Chiplet Interconnect Express）的晶片間互連標準化的平台，可以理解為「晶片界 USB」的平台。
隨著 AMD、聯發科與先進封裝廠的台積電等推廣小晶片（Chiplet）互連技術，包含了 UCIe、BoW 等三大主流介面各自吸引不同廠商加入。其中，UCIe 憑藉完整協議架構，瞄準高效能運算（HPC）和高階應用市場，吸引了過百家的半導體廠的支持；今年 UCIe 3.0 若落地後、可能再推進至 UCIe 4.0。至於 BoW 在架構簡單與低成本特性，在中低階應用和邊緣運算領域具有發展潛力。第三種介面的 AIB 標準則呈趨緩，集中用於航太國防領域。
產業背景：Chiplet + 高速互連 UCIe ，可解決晶片設計成本陡升的進入障礙
想要拆解乾瞻科技價值，先來了解半導體產業隨著 AI 高速運算需求上升之後所看到的產業變化 → 〔看產業背景〕。
半導體晶圓製程進入 3 奈米甚至更先進節點，從 SoC 設計、光罩（Mask）到軟體與授權成本急遽揚升。一顆 3 奈米 AI 處理器開發成本（不是指一次性量產費用，而是設計人力、EDA、IP 授權、驗證、實體設計、光罩、試產、除錯、軟體與周邊系統等），通常達 5 億美元；而 2 奈米更達 5-7 億美元（成本評估請見 SIA 美國半導體協會連結），開發週期長達兩到三年。對新創公司或中小型 IC 設計業者形成進入門檻。
SoC 開發的成本越來越高，Chiplet 正好能解決「成本的難題」。將運算核心、記憶體控制、I/O模組等功能拆解為不同 Chiplets（小晶片），再以高速互連技術進行整合，如此一來，IC 設計廠不必從頭開始設計整顆 SoC，而是針對特定用途快速組合出自己要的架構。Chiplet 對業界價值是 ① 可擴充性（Scalability）與 ② 反覆利用（Reusability），捨棄一次性開發的舊方式，改採模組方式來開發。
乾瞻科技扮演角色，就是讓不同 Chiplet 透過「互連標準 UCIe」來協作，也是 UCIe IP 的價值所在。
UCIe 3.0 落地助 SoC → Chiplet，AI 應用助乾瞻 IP 商機
本篇聚焦文章〔乾瞻科技 2026 年第二季 興櫃登錄 問答〕跟多數半導體應用公司相同，有高雙位數提問；多為對公司的競爭力（競合關係）、客戶互動、收入認列方式、研發費用與未來成長，以及半導體市場環境變化對 IP 業與高速互聯技術影響等 3 大面向討論。
※※ 內文呈現除了原有各章節分段落，開始納入「個別主題標示」，醒目主題下方做列點，新寫作方式更加明確導出主題；依「主題標示」來消化公司營運主軸或新產品、新服務；如果會員之前就曾了解過相關產業主題，就可迅速轉入下一個主題，經測試後其閱讀效率提升，且未來反覆回頭查找公司資料時，更能掌握重點。本網站不只短期個別公司或產業的 2 個月、一個季度變化，而是協助觀察短期至少一年軌跡，長則 2～3 年公司潛在動向判斷（其性價比極高）。同時，【Key Points】略作調整，會獨立挑出容易被忽略而需注意個別營運重點做「個別主題標示」（例如，本篇的個別產品重點、後續應追蹤要點、主要風險），更醒目與人性化。
※ 全文文章內容 = 聚焦文章內容 + 增補文章內容。已購買標題結尾有(全)字之全文文章，無需再買聚焦文章、增補文章（標題結尾有(增)字），因為內容都一致。全文章、聚焦文章有含【Key Points】；另，僅全文章、增補文章有財務報表。新加入會員，應先詳讀◎〔購物．更新 〕分頁◎說明；內容型態網站不可退費，已購買全文章、自行重覆購買聚焦文章、增補文章，無任何退費機制。
一、乾瞻業務模式
1.1 兩大產品主軸
1.1.1 UCIe：晶片與晶片之間的高速互連
UCIe 是公司第一核心產品線。其用途是讓兩顆或多顆晶片、Chiplet、小晶片之間能高速傳輸資料。若從 AI 資料中心角度理解，UCIe 可視為「晶片內部或封裝內部的高速公路」：當一顆晶片放不下所有運算核心或功能模組時，就需要將多顆晶片透過高速、低延遲、低功耗的介面串接起來。
公司在簡報中以「為什麼需要 UCIe？」為主軸，提出三個價值：
- UCIe 的存在，是因為 Chiplet 的存在；Chiplet 需要晶片與晶片之間高速互連。
- Chiplet 已成為 AI 資料中心級晶片的明確趨勢。
- UCIe 是連接 Chiplet 的理想方案，因為它強調資料傳輸速度、低功耗與低延遲。
1.1.2 ONFI：晶片與 NAND Flash 之間的高速互連
ONFI 是公司第二核心產品線。其用途是連接 SSD Controller 與 NAND Flash。簡報中的 SSD Controller 架構圖顯示：Host（CPU / Switch）透過 PCIe 連到 SSD Controller 中的 MCU / CPU，再由 ONFI 介面連接多顆 NAND 記憶體。換言之，只要是 SSD Controller，要跟 NAND Flash 溝通，就需要 ONFI 類型的介面 IP。
ONFI 對乾瞻的意義有兩層：第一，它本身是營收約 30% 的第二產品線；第二，資料中心級 SSD Controller 若走向 Chiplet 化，ONFI 客戶可能同時需要 UCIe，因而成為 cross-sell 來源。
1.2 製程節點與晶圓代工夥伴
簡報「主要製程節點」頁面顯示，乾瞻聚焦先進製程 IP，版面列出 1.x、2nm、3nm、4nm、5nm、6nm、7nm、8nm、12nm、14nm、16nm 等節點。16nm 以下可視為先進製程，而公司重點聚焦於 3nm 到 1.x nm；目前已完成並銷售的 IP 覆蓋 3nm、4nm、5nm、6nm、7nm、8nm、12nm 等節點，並於 2026 年啟動 2nm IP 與 1.x nm IP 研發。
| 簡報標示 | 對象 | 分析含義 |
|---|---|---|
| 合作夥伴 A：台灣晶圓代工廠 | T 公司 | 乾瞻 IP 主要部署平台，約 80%-85% IP 在該代工廠製程上 |
| 合作夥伴 B：台灣晶圓代工廠 | U 公司 | 約 10% IP 覆蓋，較偏成熟或特殊需求節點 |
| 合作夥伴 C：美國晶圓代工廠 | I 公司 | 未來合作重點之一，亦與早期 UCIe 合作歷史有關 |
| 合作夥伴 D：韓國晶圓代工廠 | S 公司 | 公司已加入 S 公司 SAFE 代工生態圈，未來可拓展韓國與美國客戶 |
針對上表，乾瞻則說明，對 IP 公司而言，將 IP 放在哪個 Foundry / Process 上，會直接影響可接觸客戶範圍。台灣的晶圓代工廠因為先進製程相對強勢；乾瞻把更多的 IP port 到台積電節點，觸及客戶的機率會較高。